技术特性

• 集成19通道V驱动器
• 1.8 V AFETG内核
• 24个可编程垂直时钟信号
• 相关双采样（CDS），增益为-3 dB、0 dB、+3 dB以及+6 dB
• 12-bit, 40.5 MHz模数转换器（ADC）
• 具有可变电平控制的黑电平箝位
• 完全片上定时发生器
• Precision Timing 内核，分辨率～400 ps
• 片上3 V 水平与RG驱动器
• 用于百叶窗和系统支持的通用输出（GPO）端口
• 片上同步发生器，包括外部同步输入
• 片上1.8 V低压降（LDO）稳压器

功能框图

技术指标

• Resolution (Bits): 12bit
• Sample Rate (MSPS): 40.5MSPS
• Input Range (V p-p): 1V p-p
• Power Dissipation (mW): 110mW
• Programable H-Drivers: Yes
• Programable V-Clocks: Yes
• Integrated V-Driver Chs: 19
• Special Features: Not Applicable
• Imaging-CCD Function: AFETG for Area CCD,CIS-CCD Sig Pr Front Ends,Multi-Func CCD Front End
• Active for Param Search: Yes