ARM920T 处理器

• ARM9TDMI™ 基于ARM® v4T 架构
• 两套指令集
  – 32位高性能ARM® 指令集
  – 16位高代码密度Thumb® 指令集
• 5级流水线结构：
  – 取指令(F)
  – 指令译码 (D)
  – 执行(E)
  – 数据存储器(M)
  – 写寄存器(W)
• 16-K字节数据缓存， 16-K 字节指令缓存
  – 虚拟地址的64路相关缓存
  – 每线8 字
  – 正向及反向写操作
  – 伪随机或循环置换
  – 低功耗CAM RAM设备
• 写缓冲器
  – 16字的数据缓冲器
  – 4地址的地址缓冲器
  – 软件控制消耗
  
• 标准的ARMv4 存储器管理单元(MMU)
  – 区域访问许可
  – 允许以1/4页面大小对页面进行访问
  – 16个嵌入域
  – 64个输入指令TLB及64 个输入数据TLB
• 8位、16位、32位的指令总线与数据总线

ARM920T 调试与测试

• 集成了嵌入式内部电路仿真器
• 调试单元
  – 两引脚的UART
  – 调试信道
  – 芯片 ID 寄存器
• 嵌入式追踪宏单元：ETM9 Rev2a
  – 中级实现
  – 半速时钟模式
  – 四对地址比较器
  – 两个数据比较器
  – 八个存储器映射解码器输入
  – 两个计数器
  – 一个序列发生器
  – 一个18字节的FIFO
• 数字引脚通过IEEE1149.1 JTAG 边界扫描

ARM920T 引导程序

• 引导程序默认存储在ROM 中
• 由外部存储器载入内部SRAM 中运行
• 下载代码大小由内部SRAM 大小决定
  
• 自动检测有效的应用程序
• 引导载入支持多数非易失性存储器
  – 连接在SPI NPCS0上的SPI DataFlash®
  – 两线EEPROM
  – 若器件集成了EBI，则在NCS0上提供8位并行存储器
  
• 提供支持多种通信介质的引导上传器(Boot Uploader)以防外部NVM 上未检测到有效程序
• DBGU (XModem协议) 上串行通信
• USB器件端口(DFU 协议)

ARM920T 嵌入式软件服务

• ATPCS适用
• AINSI/ISO 标准C 适用
• 在ARM/Thumb 交互工作中编译
• ROM进入服务
• 提供Tempo、Xmodem 及DataFlash服务
• CRC及正弦表

ARM920T 复位控制器

• 提供两条复位输入线(NRST 与NTRST)：
• 初始化用户接口寄存器(各个外设通过用户接口来定义) 且：
  – 在bootup 时对信号采样
  – 强迫处理器读取零地址空间的下条指令
• 初始化嵌入式ICE TAP 控制器

ARM920T 存储控制器

• 可编程的对四主机总线仲裁处理
  – 内部总线由ARM920T、PDC、USB 主机端口与以太网MAC 主机共享
  – 每个主机优先级在0 ～ 7之间分配
• 地址解码器提供如下选择：
  – 八个256-M 字节外部存储器区域
  – 四个1-M 字节内部存储器区域
  – 一个256-M 字节嵌入式外设区域
• 引导模式选项：
  – 非易失性引导存储器可为片内或片外的
  – 由BMS 引脚在复位时的采样值选定
  
• 异常中断状态寄存器
  – 保存所有引起发生异常中断的源、类型及访问参数
• 检测器失调
  – 对所有数据访问进行校准检测
  – 失调时产生中止
• 重新映射命令
  – 对内部SRAM 提供重新映射以代替引导NVM

ARM920T 外部总线接口

• 集成了三个外部存储控制器
  – 静态存储控制器
  – SDRAM控制器
  – Burst Flash控制器
• 额外的支持SmartMediaTM 及CompactFlashTM 的逻辑
  
• 优化外部总线：
  – 16或32位数据总线
  – 26位地址总线，可对64-M字节空间进行寻址
  – 8个片选信号，每个对应八个存储区域中的一个
  – 优化引脚复用以减少外部存储器等待时间
• 可配置的片选：
  – NCS0上Burst Flash 控制器或静态存储控制器
  – NCS1上SDRAM 控制器或静态存储控制器
  – NCS3上静态存储控制器，可选SmartMedia
  – NCS4 - NCS6 上静态存储控制器，可选CompactFlash
  – NCS7上静态存储控制器

ARM920T 静态存储控制器

• 外部存储器有512-M 字节地址空间
• 8个片选口线
• 8位或16位数据总线
• 引导存储器的重新映射
• 支持多路访问模式
  – 字节写或字节选择线
  – 每个存储器区有两个不同的读协议
• 多设备适应性
  – LCD模块适应
  – 可编程启动定时读/ 写
  – 可编程保持定时读/ 写
• 多等待状态管理
  – 可编程等待状态产生
  – 外部等待请求
  – 可编程数据浮动时间

ARM920T SDRAM 控制器

• 支持多种配置
  – 2K、4K、8K 行地址存储部分
  – 两个或四个内部SDRAM 区
  – 16位或32位数据路径的SDRAM
• 编程性能
  – 字、半字、字节访问
  – 到达存储器边界时自动分页
  – 多组Ping-pong访问
  – 软件确定定时参数
  – 自动更新操作，可编程更新速率
• 节能能力
  – 支持自更新与低功耗模式
• 错误检测
  – 更新错误中断
• 软件上电初始化SDRAM
• 等待时间为两个时钟(CAS 等待时间为一个时钟，不支持三个时钟)
• 未使用自动预充电命令

ARM920T Burst Flash 控制器

• 支持多路访问模式
  – 异步或Burst 模式字节，半字或字访问
  – 异步模式半字写访问
• 可适应不同速率的器件
  – 可编程Burst Flash时钟速率
  – 可编程数据访问时间
  – 可编程输出使能后的等待时间
• 可适应不同的访问协议及总线接口
  – 两个Burst 读协议：时钟控制地址提前或信号控制地址提前
  – 多路或独立的地址与数据总线
  – 支持连续Burst 与页模式访问

ARM920T 外设数据控制器

• 通过诸如DBGU、USART、SSC、SPI 及MCI 等与外设进行数据传输
• 二十路通道
• 由存储器到外设传输需一个主机时钟周期
• 由外设到存储器传输需两个主机时钟周期

ARM920T 增强的中断控制器

• 控制ARM® 处理器中断线(nIRQ 与nFIQ)
• 32个可独立屏蔽的中断源向量
  – 中断源0为快速中断输入(FIQ)
  – 中断源1为系统外设(ST、RTC、PMC、DBGU…)
  – 中断源2 到中断源31 控制30个嵌入式外设中断或外部中断
  – 可编程的边沿触发或电平敏感内部中断
  – 可编程的正/ 负边沿触发或高/ 低电平敏感外部源
• 8级优先权控制器
  – 驱动处理器正常中断
  – 处理1 ～ 31 个中断源的优先级
  – 高优先级中断可打断低优先级中断的执行
• 定向
  – 优化中断服务程序分支与执行
  – 每个中断源有一个32 位向量寄存器
  – 中断向量寄存器读当前相应的中断向量
• 保护模式
  – 禁止自动操作可简化调试
  
• 快速强制
  – 允许通过处理器快速中断将正常中断源重定向
  
• 通用中断屏蔽
  – 提供在不触发中断的情况下处理器与事件同步

ARM920T 电源管理控制器

• 优化整个系统功耗
  
• 嵌入与控制：
  – 一个主振荡器与一个慢时钟振荡器(32.768Hz)
  – 两个锁相环(PLL)及分频器
  – 时钟预分频
• 提供：
  – 处理器时钟PCK
  – 主机时钟MCK
  – USB时钟UHPCK 及UDPCK 分别对应USB 主机端口与USB 器件端口
  – USB器件延迟情况下可编程将PLL 自动关闭
  – 30个外设时钟
  – 四个可编程时钟输出：PCK0 ～ PCK3
• 四种工作模式：
  – 正常模式、空闲模式、慢时钟模式及待机模式

ARM920T 系统定时器

• 一个周期计时器， 16位可编程计数器
• 一个看门狗定时器， 16位可编程计数器
• 一个实时计时器， 20位自主运行计数器
• 事件中断

ARM920T 实时时钟

• 低功耗
• 全异步设计
• 万年历
• 可编程周期中断
• 报警与更新同步下载
• 报警控制与定时/ 日历数据更新

ARM920T 调试单元

• 方便Atmel ARM® 系统调试的系统外设
• 有四个功能
  – 两引脚UART
  – 支持调试信道(DCC)
  – 芯片ID 寄存器
  – 防止ICE 访问
• 两引脚UART
  – 执行特征与标准Atmel USART 完全兼容
  – 具有通用可编程波特率产生器的独立收发器
  – 奇数、偶数、标志或空间奇偶发生器
  – 奇偶、帧及超速错误检测
  – 自动回复、本地回环及远程回环通道模式
  – 中断产生器
  – 支持与接收器与发送器连接的两个PDC 通道
• 调试信道支持
  – 可见来自ARM处理器的COMMRX与COMMTX信号
  – 中断产生器
• 芯片ID 寄存器
  – 识别器件版本、嵌入式存储器大小及外设组。

ARM920T PIO 控制器

• 32个可编程I/O口线
• 通过置位/ 清零寄存器可完全编程
• 各 I/O 口线复用两个外设功能
• 各I/O 口线( 无论配置为外设还是作为通用功能 I/O 使用)
  – 输入变化中断
  – 毛刺滤波器
  – 多驱动选择使能开漏驱动
  – 可编程I/O 口线上拉
  – 引脚数据状态寄存器，随时提供引脚电平
• 同步输出，在单写操作中可对几个I/O 口线进行置位与清零

ARM920T USB主机端口

• 开放的HCI Rev 1.0 标准适用
• USB V2.0 全速与低速标准适用
• 支持低速1.5 Mbps 与全速12 Mbps USB器件
• 主集线器集成两个下游USB 端口
• 两个内置USB 收发器
• 支持电源管理
• 作为存储控制器的一个主机操作

ARM920T USB 器件端口

• USB V2.0 适用， 12 M比特/ 秒
• 内置USB V2.0 全速收发器
• 为终点内置双端口RAM
• 延迟/ 恢复逻辑
• 同步与大量端点的Ping-pong模式(两个存储器组)
• 6 个通用功能端点
  – 端点0，端点 3： 8 字节，无ping-pong模式
  – 端点1，端点2：64 字节， ping-pong模式
  – 端点4，端点5： 256字节， ping-pong模式

ARM920T 以太网MAC

• 与IEEE 802.3标准兼容
• 每秒10 ～ 100 M比特的数据吞吐能力
• 全双工或半双工操作
• 与物理层接口为MII 或RMII
• 寄存器接口可由地址、状态与控制寄存器使用
• DMA接口，作为存储控制器的一个主机工作
• 信号接收与发送结束产生中断
• 28字节传输与28字节接收FIFO
• 对传输帧自动填充并产生CRC
• 地址逻辑校验以识别四个48 位地址
• 当所有的有效帧拷贝到存储器中时支持混合模式
• 支持物理层管理，通过MDIO 接口控制报警与更新定时/ 日历数据

ARM920T 串行外设接口

• 支持与串行外设通信
  – 外部解码器有四个片选位，最多支持与15个外设通信
  – 串行存储器，如DataFlash 及三线EEPROM
  – 串行外设，如ADC、DAC、LCD 控制器、CAN 控制器与传感器
  – 外部协处理器
• 主机或从机外设总线接口
  – 每个片选8 位到16位可编程数据长度
  – 每个片选可编程相位与极性
  – 每个片选有在连续传输和时钟与数据间可编程传输延时
  – 连续传输间可编程延时
  – 选择模式故障检测
• 通过连接PDC 通道优化数据传输
  – 收发各一个通道
  – 支持相邻缓冲

ARM920T 两线接口

• 与标准两线串行存储器兼容
• 从机地址为1、2、3个字节
• 连续读/ 写操作

ARM920T USART

• 可编程波特率产生器
• 5～ 9位的全双工同步或异步串行通信
  – 异步模式下1、1.5 或2 个停止位或同步模式下 1 或2 个停止位
  – 奇偶校验位产生与错误检测
  – 帧错误检测，超速错误检测
  – MSB或LSB 在先
  – 可选断点产生与检测
  – 8或16 的过采样接收频率
  – 可选硬件握手RTS-CTS
  – 可选调制解调信号管理DTR-DSR-DCD-RI
  – 接收器停止与发送器时间防护
  – 可选的地址产生与检测的Multi-drop 模式
• 有驱动器控制信号的RS485
• ISO7816， T = 0 或T = 1协议与智能卡的接口连接
  – NACK处理，有循环与迭代限制的错误计数器
• IrDA调制与解调
  – 通信速率达到115.2 Kbps
• 测试模式
  – 远程回送、本地回送及自动回复
• 两个外设数据控制器通道连接(PDC)
  – 不通过处理器的缓冲器传输

ARM920T 串行同步控制器

• 在音频与电信应用中使用串行同步通信链接
• 包含一个独立的接收器和发送器以及通用时钟分频器
• 与两个PDC 通道(DMA 访问) 连接以降低处理器开销
• 提供一个可配置的帧同步与数据长度
• 接收器与发送器可编程启动帧同步信号的自动检测方式或不同事件检测方式。
• 接收器与发送器包括一个数据信号、一个时钟信号及一个帧同步信号

ARM920T 定时/ 计数器

• 三个16位定时器计数器通道
• 功能包括：
  – 频率测量
  – 事件计数
  – 间隔测量
  – 脉冲产生
  – 延迟定时
  – 脉宽调制
  – 上加/ 下减能力
• 各个通道用户可配置，内容包括：
  – 三个外部时钟输入
  – 武功内部时钟输入
  – 两个多功能输入/ 输出信号
• 内部中断信号
• 两个作用于三个TC 通道的全局寄存器

ARM920T 多媒体卡接口

• 与多媒体卡标准V 2.2兼容
• 与SD 存储器卡标准V1.0 兼容
  
• 卡的时钟速率是主机时钟的2 倍分频
• 当未使用时内置的电源管理将时钟速率降低
  
• 支持两种插槽
  – 一种是多媒体卡总线(可达30个卡)，另一种是SD 存储器卡
• 支持数据流、块或多块数据的读写
• 与外设数据控制器通道连接
  – 对大量缓冲器传输时最小化处理器干预