54LS165 / 74LS165 LSTTL 型8 位移位寄存器（并入串出）
- 互补输出
- 直接无条件置数（数据输入）
- 门控时钟输入端
- 用于并行到串行的数据转换。典型参数： f工作频率=35MHz Pd=105mW
逻辑图
54LS165/74LS165 说明：
54LS165/74LS165 这是8位串行移位寄存器，时钟受控时，数据从 QA向QH转移。八个单独的直接数据输入端使对每一级的并行输入存取得以实现，直接数据输入端由移位/负载输入端的低电平赋能。这种寄存器也具有门控时钟输入端和第八位互补输出端的特点。为使传输线效应变得最小，输入都是二极管钳位，因而简化了系统设计。
时钟控制是通过一个 2输入门来实现的，这使一个输入端可用作时钟禁止功能输入端。保持两个时钟输入端的任何一个为高电平，则禁止时钟控制；保持任何一个时钟输入端为低电平，而移位 /负载输入端为高电平，则使另一个时钟输入端赋能，仅在这个时钟输入端为高电平时，时钟禁止输入端才应被变到高电平。只要移位/负载输入为高电平就禁止并行输入。并行输入端的数据在移位 /负载输入从高电平到低电平跃变时直接输入寄存器，而与时钟、时钟禁止或串行输入端三者的电平无关。
功能表
| 输入 | 内部输出 | 输出 | ||||
|---|---|---|---|---|---|---|
| 移位/置数 | 时钟禁止 | 时钟 | 串行 | 并行 | QA QB | QH |
 |  |  |  | A…H | ||
| L | × | × | × | a…h | a b | h |
| H | L | L | × | × | QA0 QB0 | QH0 |
| H | L | ↑ | H | × | HQAn | QGn |
| H | L | ↑ | L | × | LQAn | QGn |
| H | H | × | × | × | QA0 QB0 | QH0 |
H=高电平 L=低电平 ×=不定
↑=从低电平到高电平的跃变 a…h=并行输入端 A…H的电平 QA0。。。QH0=建立稳态输入条件前 QA
QH的电平
。
QAn。。QHn=用↑表示的最近的转
。
换发生之前 QAQH的电平
典型移位、置数和禁止时序
推荐工作条件
| 符号 | 参数名称 | 74LS165 | 54LS165 | 单位 | ||||
|---|---|---|---|---|---|---|---|---|
| 最小 | 典型 | 最大 | 最小 | 典型 | 最大 | |||
| Vcc | 电源电压 | 4.75 | 5 | 5.25 | 4.5 | 5 | 5.5 | V |
| VIH | 输入高电平电压 | 2.0 | 2.0 | V | ||||
| VIL | 输入低电平电压 | 0.8 | 0.7 | V | ||||
| IOH | 输出高电平电流 | -400 | -400 | μA | ||||
| IOL | 输出低电平电流 | 8 | 4 | mA | ||||
| fCK | 时钟频率 | 0 | 25 | 0 | 25 | MHz | ||
| tW | 时钟输入脉冲宽度 | 25 | 25 | ns | ||||
| 置数输入脉冲宽度 | 15 | 15 | ||||||
| 时钟使能建立时间 | 30 | 30 | ns | |||||
| tsu | 并行输入建立时间 | 10 | 10 | |||||
| 串行输入建立时间 | 20 | 20 | ||||||
| 移位建立时间 | 45 | 45 | ||||||
| th | 保持时间 | 0 | 0 | ns | ||||
| TA | 工作温度 | -40 | 85 | -55 | 125 | ℃ | ||
电 性 能：（除特别说明外，均为全温度范围）
| 符号 | 参数名称 | 测试条件 | 74LS165 | 54LS165 | 单位 | |||||
|---|---|---|---|---|---|---|---|---|---|---|
| 最小 | 典型 | 最大 | 最小 | 典型 | 最大 | |||||
| VIK | 输入钳位电压 | Vcc=最小 II=-18mA | -1.5 | -1.5 | V | |||||
| VOH | 输出高电平电压 | Vcc=最小 VIL=最大 VIH=2V IOH=最大 | 2.7 | 2.5 | 3.4 | V | ||||
| VOL | 输出低电平电压 | Vcc=最小 VIL=最大 VIH=2V IOL=最大 | 0.5 | 0.25 | 0.4 | V | ||||
| II | 输入电流 (最大输入电压时 ) | Vcc=最大 VI=7V | 移位/置数 | 0.3 | 0.3 | mA | ||||
| 其它输入 | 0.1 | 0.1 | ||||||||
| IIH | 输入高电平电流 | Vcc=最大 VI=2.7V | 移位/置数 | 60 | 60 | μA | ||||
| 其它输入 | 20 | 20 | ||||||||
| IIL | 输入低电平电流 | Vcc=最大 VI=0.4V | 移位/置数 | -1.2 | -1.2 | mA | ||||
| 其它输入 | -0.4 | -0.4 | ||||||||
| IOS | 输出短路电流 | Vcc=最大 VO=0V | -20 | -100 | -20 | -100 | mA | |||
| ICC | 电源电流 | Vcc=最大（注） | 36 | 21 | 36 | mA | ||||
注：测Icc时，所有输出开路，时钟禁止和时钟输入接4.5V，时钟脉冲加在移位/置数输入端上。先将并行输入端接 4.5V然后瞬时接地，再测量。
所有典型值均在 Vcc=5.0V, TA=25℃下测量得出。
交流（开关）参数：Vcc=5.0V, TA=25℃
| 符号 | 参数名称 | 从（输入） | 到（输出） | 测试条件 | 参数值 | 单位 | ||
|---|---|---|---|---|---|---|---|---|
| 最小 | 典型 | 最大 | ||||||
| fmax | 最大时钟频率 | 25 | 35 | MHz | ||||
| TPLH | 传输延迟时间 | 置数 | 任一 | 22 | 35 | ns | ||
| tPHL | 传输延迟时间 | 22 | 35 | |||||
| tPLH | 传输延迟时间 | 时钟 CLK | 任一 | CL=15pF | 27 | 40 | ns | |
| tPHL | 传输延迟时间 | RL=2kΩ | 28 | 40 | ||||
| tPLH | 传输延迟时间 | 并行 H | 14 | 25 | ns | |||
| tPHL | 传输延迟时间 | 21 | 30 | |||||
| tPLH | 传输延迟时间 | 并行 H | 21 | 30 | ns | |||
| tPHL | 传输延迟时间 | 16 | 25 |
