适用于Altera FPGA和CPLD的接口解决方案
美国国家半导体公司接口方案为FPGA设计提供了许多优势。通过该方案用户可以：
- 赋予低成本FPGA和CPLD高速串行/解串（SerDes）能力
- 最小化同步开关噪声、增强ESD保护，扩展FPGA I/O（输入/输出）性能
- 提升多点底板性能
- 使用美国国家半导体公司的数据和时钟分配产品节省宝贵的FPGA资源
Altera FPGAs |
美国国家半导体公司推出的基于Altera FPGA的高速接口解决方案 |
|||||
| 产品系列 | 实际LVDS值 | 集成的串行/解串通道 | 美国国家半导体公司的接口器件 | LVDS数据速率 | 主要优势 | |
|---|---|---|---|---|---|---|
| Stratix™ EP1S10-EP1S80 |
840 Mbps | 是 |  |
均衡器 DS32EV400 Quad 3.125 Gbps 均衡器 |
3.125 Gbps | 升级到 Stratix-GX 级性能 |
| Stratix-II EP2S15-EPS180 |
1 Gbps | 是 | ||||
| Cyclone™ EP1C3,4,6,12,20 |
- | 否 | |
SerDes 具有嵌入式时钟的 10位 LVDS SerDes (SCAN921025/SCAN921226) 16/18位 LVDS SerDes (DS92LV16/DS92LV18) |
800 Mbps- 2.5 Gbps |
具有高速SerDes能力 Cyclone 系列从640 Mbps 升级到1.25 Gbps 降低同步开关噪声，提高信号完整性，更灵活的电路板布局 |
| Cyclone-II EP2C5,8,20,35,50,70 |
805 Mbps | 否 | ||||
| Max® II EPM240,570,1270,2210 |
不支持 | 否 | |
嵌入式时钟的 10位 LVDS SerDes (SCAN921025 / SCAN921226) 16/18位 LVDS SerDes (DS92LV16 / DS92LV18) LVDS 驱动器/接收器 DS90LV011A / DS90LV018A, DS90LV027 / DS90LV028A / DS90LV049 DS90LV031A / DS90LV032A, DS90LV047A / DS90LV048A |
800 Mbps- 2.5 Gbps 400 Mbps |
|
 |
适用于所有Altera FPGA的优势 |
|||||
| LV交叉点开关 DS90CP22、SCAN90CP02 |
800 Mbps- 2.5 Gbps |
提升和复制LVDS信号 | ||||
| VDS信道连接（并行时钟) SerDes 21,28,48位 DS90CR21x,DS90CR28x,DS90CR48x |
1.3-6.4 Gbps | 串行化宽总线－更低成本 | ||||
| LVDS缓冲器和时钟驱动器 DS90LV001 DS90LV110AT SCANSTA111 / SCANSTA112 |
800 Mbps 800 Mbps NA |
减少信号线脚 节省FPGA I/O资源 资源对多个JTAG扫描链进行编程 |
||||
| 总线 LVDS 产品 | 200 Mbps | 支持多点－多支路应用 | ||||
更多信息，请访问这些接口产品文件夹或下载它们的产品简介
- DP83848C / DP83848I / DP83848YB：PHYTER®10/100 运用于商业/工业/扩展的温度领域中的单端口物理层产品 (产品简介)
- DS40MB200：1 至 4 Gbps双信号调节 (产品简介)
- DS90LV004：四通道LVDS 缓冲器/中继器(产品简介)
- DS92LV16 / DS92LV18：总线 LVDS 串行器/解串器 (产品简介)
- SCAN90CP02：1.5 Gbps LVDS 2x2 交叉点开关(产品简介)
- SCANSTA112：多支路 JTAG 复用器 (产品简介)
适用于Altera FPGA和CPLD的模拟设计指南 .PDF
美国国家半导体了解Altera FPGA和CPLD对模拟产品的要求，并能够为设计人员提供同类中最佳的、完美工艺的集成电路。在本设计指南中，简要介绍应用于Altera FPGA 和 CPLD中的美国国家半导体电源管理、高速接口、JTAG、ADC和运算放大器.
