最大的设计灵活性

XC9500XL系列结合了先进的架构和有效的制造工艺,为您提供了最大的系统灵活性、高性能、较快的面市时间及较低的整体系统成本。 XC9500XL包括:

• 先进的、第二代管脚锁定技术,无需改变电路板布局即可重新设计
• 在系统编程（ISP）和全面的IEEE 1149.1 JTAG边界扫描技术,具有出色的调试和反复设计的性能
• 整个商用领域产品都具有可重配置功能,高编程耐久性等级可以实现现场系统的轻松更新。
• 提供36-288个宏单元密度,并具有多种封装选项和I/O性能,能够很轻松地实现不同密度的器件间的移植。
• 输出转换速率控制和用户可编程接地脚能够降低系统噪声

低成本CPLD解决方案

Xilinx XC9500 CPLD系列为宽范围的应用提供了全面的解决方案：

通过先进的技术获得高性能

XC9500XV CPLD提供了同3.3V XC9500XL 系列一样的先进的架构特性和密度,具有36-、 72-、144-和288-宏单元的产品。 通过业界最广泛的IEEE1149.1 JTAG和IEEE 1532 编程性能（可帮助简化CPLD电子产品的生产、测试和编程,包括远程现场升级）,2.5V XC9500XV器件对在系统编程（ISP）提供了优化的支持。系统设计者的CPLD

XC9500XV CPLD中采用的先进架构支持便捷的设计集成,从而使设计者能够集中精力进行系统设计,而不用考虑芯片一级的详细情况。 XC9500XV提供的独特性能包括：

• 用于器件管脚锁定功能的54-输入块扇入
• 内置式输入滞回可提升噪声余量
• 总线保持电路可实现更好的I/O控制
• 热插拔功能免除了对上电先后顺序的考虑
• 具有本地时钟和全局时钟控制,能提供最大的灵活性

以需要快速设计开发的领先系统为目标,XC9500XV CPLD提供了无与伦比的性能和更长的系统使用寿命,以及更强大的现场升级性能和最高的编程可靠性及易用性。 另外,XC9500XV CPLD很容易用来补充我们更高密度的FPGA,为您提供了总体的无缝逻辑解决方案。

灵活的管脚锁定构架

在保持高性能的同时,XC9500器件还为您提供最大的布线能力和灵活性。 该构架特性丰富,包括单个p-term输出激活、三个全局时钟和比其它CPLD多的每个输出p-term。 该构架被证实了的在保持管脚分配（管脚锁定）的同时适应设计变化的能力已在自XC9500系列推出以来的无数的现实世界中的消费类设计中得到说明。 该有保证的管脚锁定意味着您可以充分利用在系统编程性,并可在任何时间（甚至是现场）对其轻易做出改变。