74ALVCH16501DL: 18位通用总线收发器;3态

74ALVCH16501是18位收发器,在发送和接收方向上都具有非反相3态总线兼容输出。每个方向上的数据流都通过输出使能(OEAB和OEBA)锁存使能(LEAB和LEBA)以及时钟(CPAB和CPBA)输入进行控制。对于A到B的数据流,LEAB为高电平时该器件在透明模式下工作。LEAB为低电平时,如果CPAB保持在高或低逻辑电平,则A数据会被锁存。如果LEAB为低电平,则A数据会在CPAB从低电平跃迁至高电平时被存储在锁存器/触发器中。OEAB为高电平时,输出处于激活状态。OEAB为低电平时,输出处于高阻抗状态。

B到A的数据流类似于A到B的,不过其使用的是OEBA、LEBA和CPBA。输出使能为互补型(OEAB为高电平有效,OEBA为低电平有效)。

为确保上电或掉电期间的高阻抗状态,OEBA应当通过上拉电阻连接到VCC,OEAB应当通过下拉电阻连接到GND;最低电阻值由驱动器灌入/拉出电流的能力确定。

提供有源总线保持电路是为了使闲置或浮动数据输入保持在有效逻辑电平。

74ALVCH16501DL: 产品结构框图
Outline 3d SOT371-1
数据手册 (1)
名称/描述Modified Date
18-bit universal bus transceiver; 3-state (REV 5.0) PDF (225.0 kB) 74ALVCH16501 [English]10 Jul 2012
应用说明 (4)
名称/描述Modified Date
Sorting through the low voltage logic maze (REV 1.0) PDF (72.0 kB) AN10156 [English]13 Mar 2013
Package lead inductance considerations in high-speed applications (REV 1.0) PDF (43.0 kB) AN212 [English]13 Mar 2013
Ground and VCC Bounce of High-Speed Integrated Circuits (REV 1.0) PDF (25.0 kB) AN223 [English]13 Mar 2013
Live Insertion Aspects of Philips Logic Families (REV 1.0) PDF (73.0 kB) AN252 [English]13 Mar 2013
手册 (3)
名称/描述Modified Date
Low voltage CMOS family - LVC (REV 1.0) PDF (2.6 MB) 75017668 [English]10 Jul 2015
電圧レベルシフタ (REV 1.1) PDF (3.1 MB) 75017511_JP [English]16 Feb 2015
Voltage translation: How to manage mixed-voltage designs with NXP® level translators (REV 1.0) PDF (2.6 MB) 75017511 [English]20 May 2014
选型工具指南 (2)
名称/描述Modified Date
ロジック製品セレクションガイド... (REV 1.0) PDF (38.3 MB) LOGIC_SELECTION_GUIDE_2015_JP [English]19 Nov 2015
Logic selection guide 2016 (REV 1.1) PDF (15.3 MB) 75017285 [English]08 Jan 2015
封装信息 (1)
名称/描述Modified Date
plastic shrink small outline package; 56 leads; body width 7.5 mm (REV 1.0) PDF (530.0 kB) SOT371-1 [English]08 Feb 2016
支持信息 (2)
名称/描述Modified Date
Footprint for reflow soldering (REV 1.0) PDF (16.0 kB) SSOP-TSSOP-VSO-REFLOW [English]08 Oct 2009
Footprint for wave soldering (REV 1.0) PDF (16.0 kB) SSOP-TSSOP-VSO-WAVE [English]08 Oct 2009
IBIS
订购信息
型号状态Family功能VCC (V)说明Logic switching levelsPackage versionOutput drive capabilitytpd (ns)No of bitsfmax (MHz)Power dissipation considerationsTamb (Cel)Rth(j-a) (K/W)Ψth(j-top) (K/W)Rth(j-c) (K/W)Package nameNo of pins
74ALVCH16501DLActiveALVCTransceivers1.65 - 3.6positive edge trigger (3-state)TTLSOT371-1+/- 242.818150low8424.0SSOP5656
封装环保信息
产品编号封装说明Outline Version回流/波峰焊接包装产品状态部件编号订购码 (12NC)Marking化学成分RoHS / 无铅 / RHF无铅转换日期EFRIFR(FIT)MTBF(小时)MSLMSL LF
74ALVCH16501DLSOT371-1SSOP-TSSOP-VSO-REFLOW SSOP-TSSOP-VSO-WAVE
SSOP-TSSOP-VSO-REFLOW SSOP-TSSOP-VSO-WAVE
Reel 13" Q1/T1Active74ALVCH16501DL,118 (9352 638 82118)ALVCH1650174ALVCH16501DLweek 15, 2005123.83.872.58E812
Bulk PackActive74ALVCH16501DL,112 (9352 638 82112)ALVCH1650174ALVCH16501DLweek 15, 2005123.83.872.58E812
18-bit universal bus transceiver; 3-state 74ALVCH16501DL
Sorting through the low voltage logic maze 74LVC_H_245A_Q100
Package lead inductance considerations in high-speed applications 74LVC_H_245A_Q100
Ground and VCC Bounce of High-Speed Integrated Circuits 74ALVC164245DGG-Q100
Live Insertion Aspects of Philips Logic Families 74HC_T_245_Q100
Low voltage CMOS family - LVC 74LVC_H_245A_Q100
電圧レベルシフタ 74AVC16245DGG-Q100
Voltage translation: How to manage mixed-voltage designs with NXP® level translators 74AVC16245DGG-Q100
ロジック製品セレクションガイド... 74LVC_H_245A_Q100
Logic selection guide 2016 74LVC_H_245A_Q100
alvch16501 IBIS model 74ALVCH16501DL
SOT371-1 74LVT16543ADL
Footprint for reflow soldering 74HC_T_595_Q100
SSOP-TSSOP-VSO-WAVE LPC1114FDH28
74AVCM162836DGG
74LVT16543A