74ALVCH16543DGG: 16位D型寄存收发器（三态） _ BDTIC 中国领先电子元器件代理商

74ALVCH16543DGG: 16位D型寄存收发器（三态）

74ALVCH16543是双八路寄存收发器。每个部分包含两组可临时存储任意方向上的数据流的D类锁存器。

单独的锁存使能（nLEAB，nLEBA）和输出使能（nOEAB，nOEBA）输入提供给每个寄存器，以允许独立控制任意方向上的数据流。

?16543?包含分为两部分，每个部分包括带每组单独输入和控制的两组八个D类锁存器。对于A至B的数据流，例如，A至B使能（nEAB，其中n等于1或2）输入必须为低电平，以输入nA0到nA7的数据或获取nB0到nB7的数据（如函数表所述）。如果nEAB为低电平，则A到B锁存器器使能（nLEAB）输入上的低电平信号会使A到B锁存器透明；接下来的nLEAB信号从低到高转换可将数据A存储到锁存器内。如果nEAB和nOEAB都为低电平，则三态B输出缓冲器为有源并会显示锁存器A输出处的数据。同样地，nEBA、nLEBA和nOEBA信号可控制B到A的数据流。

其提供有源总线保持电路，可将闲置或浮动数据输入保持在有效逻辑电平。

74ALVCH16543DGG: 产品结构框图

Outline 3d SOT364-1

数据手册 (1)

名称/描述	Modified Date
16-bit D-type registered transceiver; 3-state (REV 2.0) PDF (98.0 kB) 74ALVCH16543 [English]	23 Nov 1999

应用说明 (5)

名称/描述	Modified Date
Sorting through the low voltage logic maze (REV 1.0) PDF (72.0 kB) AN10156 [English]	13 Mar 2013
Package lead inductance considerations in high-speed applications (REV 1.0) PDF (43.0 kB) AN212 [English]	13 Mar 2013
Ground and VCC Bounce of High-Speed Integrated Circuits (REV 1.0) PDF (25.0 kB) AN223 [English]	13 Mar 2013
Live Insertion Aspects of Philips Logic Families (REV 1.0) PDF (73.0 kB) AN252 [English]	13 Mar 2013
Interfacing 3 Volt and 5 Volt Applications (REV 1.0) PDF (63.0 kB) AN240 [English]	15 Sep 1995

手册 (3)

名称/描述	Modified Date
Low voltage CMOS family - LVC (REV 1.0) PDF (2.6 MB) 75017668 [English]	10 Jul 2015
電圧レベルシフタ (REV 1.1) PDF (3.1 MB) 75017511_JP [English]	16 Feb 2015
Voltage translation: How to manage mixed-voltage designs with NXP® level translators (REV 1.0) PDF (2.6 MB) 75017511 [English]	20 May 2014

选型工具指南 (2)

名称/描述	Modified Date
ロジック製品セレクションガイド... (REV 1.0) PDF (38.3 MB) LOGIC_SELECTION_GUIDE_2015_JP [English]	19 Nov 2015
Logic selection guide 2016 (REV 1.1) PDF (15.3 MB) 75017285 [English]	08 Jan 2015

封装信息 (1)

名称/描述	Modified Date
plastic thin shrink small outline package; 56 leads; body width 6.1 mm (REV 1.0) PDF (506.0 kB) SOT364-1 [English]	08 Feb 2016

包装 (1)

名称/描述	Modified Date
TSSOP56; Reel pack; SMD, 13" Q1/T1 Standard product orientation Orderable part number ending ,118 or... (REV 4.0) PDF (248.0 kB) SOT364-1_118 [English]	15 Apr 2013

支持信息 (1)

名称/描述	Modified Date
Footprint for wave soldering (REV 1.0) PDF (16.0 kB) SSOP-TSSOP-VSO-WAVE [English]	08 Oct 2009

订购信息

型号	状态	Family	V_CC (V)	功能	Logic switching levels	说明	Output drive capability	Package version	t_pd (ns)	No of bits	f_max (MHz)	Power dissipation considerations	T_amb (Cel)	R_th(j-a) (K/W)	Ψ_th(j-top) (K/W)	R_th(j-c) (K/W)	Package name	No of pins
74ALVCH16543DGG	Active	ALVC	1.65 - 3.6	Transceivers	TTL	16-bit registered transceiver with bus hold (3-state)	+/- 24	SOT364-1	3.8	16	150	low		93	21.0		TSSOP56	56

封装环保信息

产品编号	封装说明	Outline Version	回流/波峰焊接	包装	产品状态	部件编号订购码 (12NC)	Marking	化学成分	RoHS / 无铅 / RHF	无铅转换日期	EFR	IFR(FIT)	MTBF（小时）	MSL	MSL LF
74ALVCH16543DGG		SOT364-1	SSOP-TSSOP-VSO-WAVE	Tube in Drypack	Active	74ALVCH16543DGGS (9352 625 44512)	ALVCH16543	74ALVCH16543DGG		Always Pb-free	123.8	3.87	2.58E8	1	1
74ALVCH16543DGG		SOT364-1	SSOP-TSSOP-VSO-WAVE	Reel 13" Q1/T1 in Drypack	Active	74ALVCH16543DGGY (9352 625 44518)	ALVCH16543	74ALVCH16543DGG		Always Pb-free	123.8	3.87	2.58E8	1	1