74ALVCH16652DGG: 带双使能的16位收发器/寄存器(三态)

74ALVCH16652由带三态输出的16位非反相总线收发器电路、D类触发器以及从数据总线或内置存储寄存器直接进行数据多路复用发送的控制电路组成。

总线A上的数据或总线B上的数据,或者这两者会被存储在内置寄存器中显示相应时钟输入(nCPAB或nCPBA)处,不受选择输入(nSAB和nSBA)或输出使能(nOEAB和nOEBA)控制输入的影响。

OE输入允许该工作模式时,数据可直接从输入过渡到输出(实时模式)或由时钟(存储模式)控制,具体取决于选择输入nSAB和nSBA。

输出使能输入nOEAB和nOEBA可确定收发器的工作模式。nOEAB为低电平时,无法从nBn到nAn进行数据传输;nOEBA为高电平时,无法从nBn到nAn进行数据传输。

nSAB和nSBA处于实时传输模式时,也可在不使用内部D类触发器的情况下通过同时使能nOEAB和nOEBA来存储数据。在此配置下,每个输出都可加强其输入。

其提供有源总线保持电路,可将闲置或浮动数据输入保持在有效逻辑电平。

74ALVCH16652DGG: 产品结构框图
Outline 3d SOT364-1
数据手册 (1)
名称/描述Modified Date
16-bit transceiver/register with dual enable; 3-state (REV 2.0) PDF (111.0 kB) 74ALVCH16652 [English]23 Nov 1999
应用说明 (5)
名称/描述Modified Date
Sorting through the low voltage logic maze (REV 1.0) PDF (72.0 kB) AN10156 [English]13 Mar 2013
Package lead inductance considerations in high-speed applications (REV 1.0) PDF (43.0 kB) AN212 [English]13 Mar 2013
Ground and VCC Bounce of High-Speed Integrated Circuits (REV 1.0) PDF (25.0 kB) AN223 [English]13 Mar 2013
Live Insertion Aspects of Philips Logic Families (REV 1.0) PDF (73.0 kB) AN252 [English]13 Mar 2013
Interfacing 3 Volt and 5 Volt Applications (REV 1.0) PDF (63.0 kB) AN240 [English]15 Sep 1995
手册 (2)
名称/描述Modified Date
電圧レベルシフタ (REV 1.1) PDF (3.1 MB) 75017511_JP [English]16 Feb 2015
Voltage translation: How to manage mixed-voltage designs with NXP® level translators (REV 1.0) PDF (2.6 MB) 75017511 [English]20 May 2014
选型工具指南 (2)
名称/描述Modified Date
ロジック製品セレクションガイド... (REV 1.0) PDF (38.3 MB) LOGIC_SELECTION_GUIDE_2015_JP [English]19 Nov 2015
Logic selection guide 2016 (REV 1.1) PDF (15.3 MB) 75017285 [English]08 Jan 2015
封装信息 (1)
名称/描述Modified Date
plastic thin shrink small outline package; 56 leads; body width 6.1 mm (REV 1.0) PDF (506.0 kB) SOT364-1 [English]08 Feb 2016
包装 (1)
名称/描述Modified Date
TSSOP56; Reel pack; SMD, 13" Q1/T1 Standard product orientation Orderable part number ending ,118 or... (REV 4.0) PDF (248.0 kB) SOT364-1_118 [English]15 Apr 2013
支持信息 (1)
名称/描述Modified Date
Footprint for wave soldering (REV 1.0) PDF (16.0 kB) SSOP-TSSOP-VSO-WAVE [English]08 Oct 2009
IBIS
订购信息
型号状态FamilyVCC (V)功能说明Logic switching levelsPackage versionOutput drive capabilitytpd (ns)No of bitsfmax (MHz)Power dissipation considerationsTamb (Cel)Rth(j-a) (K/W)Ψth(j-top) (K/W)Rth(j-c) (K/W)Package nameNo of pins
74ALVCH16652DGGActiveALVC1.65 - 3.6Transceivers16-bit registered transceiver with bus hold (3-state)TTLSOT364-1+/- 242.616150low9321.0TSSOP5656
封装环保信息
产品编号封装说明Outline Version回流/波峰焊接包装产品状态部件编号订购码 (12NC)Marking化学成分RoHS / 无铅 / RHF无铅转换日期EFRIFR(FIT)MTBF(小时)MSLMSL LF
74ALVCH16652DGGSOT364-1SSOP-TSSOP-VSO-WAVETube in DrypackActive74ALVCH16652DGGS (9352 627 99512)ALVCH1665274ALVCH16652DGGAlways Pb-free123.83.872.58E811
Reel 13" Q1/T1 in DrypackActive74ALVCH16652DGGY (9352 627 99518)ALVCH1665274ALVCH16652DGGAlways Pb-free123.83.872.58E811
16-bit transceiver/register with dual enable; 3-state 74ALVCH16652DGG
Sorting through the low voltage logic maze 74LVC_H_245A_Q100
Package lead inductance considerations in high-speed applications 74LVC_H_245A_Q100
Ground and VCC Bounce of High-Speed Integrated Circuits 74ALVC164245DGG-Q100
Live Insertion Aspects of Philips Logic Families 74HC_T_245_Q100
Interfacing 3 Volt and 5 Volt Applications 74LVC377PW
電圧レベルシフタ 74AVC16245DGG-Q100
Voltage translation: How to manage mixed-voltage designs with NXP® level translators 74AVC16245DGG-Q100
ロジック製品セレクションガイド... 74LVC_H_245A_Q100
Logic selection guide 2016 74LVC_H_245A_Q100
TSSOP56; Reel pack; SMD, 13" Q1/T1 Standard product orientation Orderable part number ending ,118 or... pcf8576d_automotive
alvch16652 IBIS model 74ALVCH16652DGG
plastic thin shrink small outline package; 56 leads; body width 6.1 mm pcf8576d_automotive
SSOP-TSSOP-VSO-WAVE LPC1114FDH28
74ALVCH16652DGG
74LVT16652A