74ALVCH32973EC: 16位总线收发器和D型透明锁存器，具有8个独立的缓冲区

74ALVCH32973是16位总线收发器和D型透明锁存器，具有8个带总线保持输入和3态输出的独立缓冲器。其具有方向（1DIR，2DIR）输入、锁存使能（1LOE，2LOE）输入、收发器输出使能（1TOE，2TOE）输入和锁存使能（1LE，2LE）控制输入；四个8位收发器端口（1An，2An和1Bn，2Bn）；两个8位D型锁存输出端口（1Qn，2Qn）和一个带数据输入Dn和输出Yn的8位缓冲器。控制针脚的配置允许该器件用作一个8位缓冲器、两个8位收发器和两个8位锁存器或一个8位缓冲器、一个16位收发器和一个16位锁存器。

8位缓冲器工作时独立于控制输入。A和B之间的数据传输方向由nDIR控制，当nTOE置于高电平时，A和B端口将呈高阻抗关断状态，因此能得到有效隔离。nLE为高电平时，A输入处的数据会输入锁存器。在这种情况下，锁存器是穿透的，每当与Q输出对应的A输入发生变化时，Q输出就会随之变化。nLE为低电平时，锁存器会存储nLE从高电平跃迁至低电平前的一个设置时间在输入处出现的信息。nLOE上的高电平使Q输出呈高阻抗关断状态。nLOE输入的操作不会影响锁存器的状态。

74ALVCH32973EC: 产品结构框图

sot536-1_3d

数据手册 (1)

名称/描述	Modified Date
16-bit bus transceiver and transparant D-type latch with 8 independent buffers (REV 3.0) PDF (176.0 kB) 74ALVCH32973 [English]	17 Jan 2013

应用说明 (7)

名称/描述	Modified Date
Sorting through the low voltage logic maze (REV 1.0) PDF (72.0 kB) AN10156 [English]	13 Mar 2013
(LF)BGA Application note, ATO Innovation (REV 1.0) PDF (69.0 kB) AN1026_1 [English]	13 Mar 2013
Package lead inductance considerations in high-speed applications (REV 1.0) PDF (43.0 kB) AN212 [English]	13 Mar 2013
A metastability primer (REV 1.0) PDF (40.0 kB) AN219 [English]	13 Mar 2013
Ground and VCC Bounce of High-Speed Integrated Circuits (REV 1.0) PDF (25.0 kB) AN223 [English]	13 Mar 2013
Live Insertion Aspects of Philips Logic Families (REV 1.0) PDF (73.0 kB) AN252 [English]	13 Mar 2013
ANLFBGA 32-Bit Logic Families in Low-profile Fine-pitch Ball Grid Array (LFBGA) Packages (REV 1.0) PDF (453.0 kB) ANLFBGA [English]	13 Mar 2013

手册 (3)

名称/描述	Modified Date
Low voltage CMOS family - LVC (REV 1.0) PDF (2.6 MB) 75017668 [English]	10 Jul 2015
電圧レベルシフタ (REV 1.1) PDF (3.1 MB) 75017511_JP [English]	16 Feb 2015
Voltage translation: How to manage mixed-voltage designs with NXP® level translators (REV 1.0) PDF (2.6 MB) 75017511 [English]	20 May 2014

选型工具指南 (2)

名称/描述	Modified Date
ロジック製品セレクションガイド... (REV 1.0) PDF (38.3 MB) LOGIC_SELECTION_GUIDE_2015_JP [English]	19 Nov 2015
Logic selection guide 2016 (REV 1.1) PDF (15.3 MB) 75017285 [English]	08 Jan 2015

封装信息 (1)

名称/描述	Modified Date
plastic low profile fine-pitch ball grid array package; 96 balls; body 13.5 x 5.5 x 1.05 mm (REV 1.0) PDF (438.0 kB) SOT536-1 [English]	08 Feb 2016

订购信息

型号	状态	Family	V_CC (V)	功能	说明	Logic switching levels	Package version	Output drive capability (mA)	t_pd (ns)	No of bits	Power dissipation considerations	T_amb (Cel)	R_th(j-a) (K/W)	Ψ_th(j-top) (K/W)	R_th(j-c) (K/W)	Package name	No of pins
74ALVCH32973EC	Active	ALVC	1.8 - 3.6	Latches/registered drivers	16-bit transceiver and transparent D-type latch with 8 independent buffers	LVTTL	SOT536-1	+/- 24	2.5	16	low	-40~85	60	16.0		LFBGA96	96