

特性

峰值输出电流: 4 A

精确时序特性

隔离器和驱动器传播延迟: 60 ns(最大值)

通道间匹配: 5 ns(最大值)

工作结温高达: 125°C

3.3 V至5 V输入逻辑

4.5 V至18 V输出驱动

UVLO: 2.5 V V_{DD1}

ADuM3220A/ADuM3221A UVLO: 4.1 V V_{DD2}

ADuM3220B/ADuM3221B UVLO: 7.0 V V_{DD2}

150°C以上时提供热关断保护

ADuM3220提供输出直通逻辑保护

默认低电平输出

高工作频率: DC至1 MHz

CMOS输入逻辑电平

高共模瞬变抗扰度: >25 kV/μs

增强的系统级ESD保护性能, 符合IEC 61000-4-x标准

UL 1577 2500 V rms 输入至输出耐受电压(申请中)

薄型、小尺寸

8引脚窄体SOIC封装, 符合RoHS标准

5 mm × 6 mm × 1.6 mm

应用

隔离式同步DC/DC转换器

MOSFET/IGBT栅极驱动器

概述

ADuM3220/ADuM3221¹是采用ADI公司iCoupler®技术的4 A隔离式双通道栅极驱动器。这些隔离器件将高速CMOS与单芯片变压器技术融为一体, 具有优于脉冲变压器和栅极驱动器组合等替代器件的出色性能特征。

ADuM3220/ADuM3221提供两个独立隔离通道中的数字隔离。它们具有60 ns的最大传播延迟和5 ns的通道间匹配。与采用高压电平转换方法的栅极驱动器相比, ADuM3220/ADuM3221的输入与各输出之间具有真电流隔离优势, 能够跨越隔离栅实现电压转换。ADuM3220拥有直通保护逻辑, 能够防止两路输出同时开启, 而ADuM3221允许两路输出同时开启。它们均可提供默认低电平输出特性, 这对栅极驱动应用来说是必不可少的。

ADuM3220/ADuM3221工作时的输入电源电压范围在3.0 V到5.5 V之间, 可与较低电压系统兼容。ADuM3220A/ADuM3221A输出端的工作电源电压为5 V到18 V。ADuM3220B/ADuM3221B输出端的工作电源电压为8 V到18 V。

ADuM3220/ADuM3221规定结温范围为-40°C至+125°C。

功能框图




图1.




图2.

¹受美国专利第5,952,849号、6,873,065号、7,075,239号保护。

Rev. B

Information furnished by Analog Devices is believed to be accurate and reliable. However, no responsibility is assumed by Analog Devices for its use, nor for any infringements of patents or other rights of third parties that may result from its use. Specifications subject to change without notice. No license is granted by implication or otherwise under any patent or patent rights of Analog Devices. Trademarks and registered trademarks are the property of their respective owners.

ADI中文版数据手册是英文版数据手册的译文, 敬请谅解翻译中可能存在的语言组织或翻译错误, ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性, 请参考ADI提供的最新英文版数据手册。

One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
Tel: 781.329.4700 www.analog.com
Fax: 781.461.3113 ©2010–2011 Analog Devices, Inc. All rights reserved.

目录

特性.....	1	绝对最大额定值.....	1
应用.....	1	ESD警告	1
概述.....	1	引脚配置和功能描述.....	1
功能框图.....	1	典型工作特性	1
修订历史.....	2	应用信息	2
技术规格.....	3	印刷电路板布局	3
电气特性—5 V电源	3	传播延迟相关参数	3
电气特性—3.3 V电源	4	热限制和开关负载特性	4
封装特性	5	输出负载特性.....	5
法规信息	6	直流正确性和磁场抗扰度.....	6
隔离和安全相关特性	7	功耗	7
DIN V VDE V 0884-10 (VDE V 0884-10)隔离特性	8	隔离寿命	8
建议工作条件.....	9	外形尺寸	9
		订购指南	9

修订历史

2011年3月—修订版A至修订版B

增加ADuM3220BRZ和ADuM3221BRZ型号	通篇
更改特性和概述部分	1
更改表1	3
更改表2	4
更改订购指南	14

2011年1月—修订版0至修订版A

增加ADuM3221	通篇
更改特性和概述部分.1	
增加图2, 重新排序	1
更改尾注3、尾注4和尾注5、表1	3
更改尾注3、尾注4和尾注5、表2	4
更改表8	7
更改图4、表10和表11	8
增加表12, 重新排序	8
增加图8	9
更改图19、直流正确性和磁场抗扰度部分	12
更改订购指南	14

2010年4月—修订版0：初始版

技术规格

电气特性—5 V电源

所有电压均参照其各自的地。除非另有说明， $4.5 \text{ V} \leq V_{\text{DD1}} \leq 5.5 \text{ V}$ ， $4.5 \text{ V} \leq V_{\text{DD2}} \leq 18 \text{ V}$ 。所有最小值/最大值规格适用于 $T_j = -40^\circ\text{C}$ 到 125°C 。所有典型值规格在 $T_j = 25^\circ\text{C}$ ， $V_{\text{DD1}} = 5 \text{ V}$ ， $V_{\text{DD2}} = 10 \text{ V}$ 下测得。开关规格的测试条件为CMOS信号电平。

表1

参数	符号	最小值	典型值	最大值	单位	测试条件
直流规格						
两个通道的输入电源电流，静态	$I_{\text{DDI(Q)}}$		1.2	1.5	mA	
两个通道的输出电源电流，静态	$I_{\text{DDO(Q)}}$		4.7	10	mA	
两个通道的总电源电流 ¹						
DC至1 MHz						
V_{DD1} 电源电流	$I_{\text{DD1(Q)}}$		1.4	1.7	mA	DC至1 MHz逻辑信号频率
V_{DD2} 电源电流	$I_{\text{DD2(Q)}}$		11	17	mA	DC至1 MHz逻辑信号频率
输入电流	$I_{\text{IA}}, I_{\text{IB}}$	-10	+0.01	+10	μA	$0 \leq V_{\text{IA}}, V_{\text{IB}} \leq V_{\text{DD1}}$
逻辑高电平输入阈值	V_{IH}	$0.7 \times V_{\text{DD1}}$			V	
逻辑低电平输入阈值	V_{IL}		$0.3 \times V_{\text{DD1}}$		V	
逻辑高电平输出电压	$V_{\text{OAH}}, V_{\text{OAH}}$	$V_{\text{DD2}} - 0.1$	V_{DD2}		V	$I_{\text{ox}} = -20 \text{ mA}, V_{\text{lx}} = V_{\text{lxH}}$
逻辑低电平输出电压	$V_{\text{OAL}}, V_{\text{OBL}}$		0.0	0.15	V	$I_{\text{ox}} = +20 \text{ mA}, V_{\text{lx}} = V_{\text{lxL}}$
欠压闭锁， V_{DD} 电源						
ADuM3220A/ADuM3221A						
趋正阈值	$V_{\text{DD2UV+}}$		4.1	4.4	V	
趋负阈值	$V_{\text{DD2UV-}}$	3.2	3.7		V	
迟滞	V_{DD2UVH}		0.4		V	
ADuM3220B/ADuM3221B						
趋正阈值	$V_{\text{DD2UV+}}$		7.0	7.5	V	
趋负阈值	$V_{\text{DD2UV-}}$	6.0	6.5		V	
迟滞	V_{DD2UVH}		0.5		V	
输出短路脉冲电流 ²	$I_{\text{OA(SC)}}, I_{\text{OB(SC)}}$	2.0	4.0		A	$V_{\text{DD2}} = 10 \text{ V}$
开关规格						
脉冲宽度 ³		50			ns	$C_L = 2 \text{ nF}, V_{\text{DD2}} = 10 \text{ V}$
数据速率 ⁴			1		MHz	$C_L = 2 \text{ nF}, V_{\text{DD2}} = 10 \text{ V}$
传播延迟 ⁵	$t_{\text{DLH}}, t_{\text{DHL}}$	35	45	60	ns	$C_L = 2 \text{ nF}, V_{\text{DD2}} = 10 \text{ V}$, 见图18
	$t_{\text{DLH}}, t_{\text{DHL}}$	36	50	68	ns	$C_L = 2 \text{ nF}, V_{\text{DD2}} = 4.5 \text{ V}$, 见图18
传播延迟偏斜 ⁶	t_{PSK}		12		ns	$C_L = 2 \text{ nF}, V_{\text{DD2}} = 10 \text{ V}$, 见图18
通道间匹配 ⁷	t_{PSKCD}		1	5	ns	$C_L = 2 \text{ nF}, V_{\text{DD2}} = 10 \text{ V}$, 见图18
	t_{PSKCD}		1	7	ns	$C_L = 2 \text{ nF}, V_{\text{DD2}} = 4.5 \text{ V}$, 见图18
输出上升/下降时间（10%至90%）	$t_{\text{R/F}}$	14	20	25	ns	$C_L = 2 \text{ nF}, V_{\text{DD2}} = 10 \text{ V}$, 见图18
	$t_{\text{R/F}}$	14	22	28	ns	$C_L = 2 \text{ nF}, V_{\text{DD2}} = 4.5 \text{ V}$, 见图18
每个通道的动态输入电源电流	$I_{\text{DDI(D)}}$		0.05		ns	$C_L = 2 \text{ nF}, V_{\text{DD2}} = 4.5 \text{ V}$, 见图18
每个通道的动态输出电源电流	$I_{\text{DDO(D)}}$		1.5		ns	$V_{\text{DD2}} = 10 \text{ V}$
刷新速率	f_r		1.2		Mbps	$V_{\text{DD2}} = 10 \text{ V}$

¹以相同数据速率工作时，两个通道的电源电流值合并。输出电源电流值是在无输出负载的条件下测得。以给定数据速率工作的各通道所消耗的电源电流可按照功耗部分所述进行计算。关于总 V_{DD1} 和 V_{DD2} 电源电流与数据速率的关系，参见图9和图10。

²短路持续时间小于1 μs 。平均功率必须符合“绝对最大额定值”下所示的限值。

³最小脉冲宽度指保证定时序参数的最短脉冲宽度。

⁴最大数据速率指保证额定定时序参数的最快数据速率。

⁵ t_{DLH} 传播延迟根据输入上升逻辑高电平阈值 V_{ll} 到 V_{ox} 信号的输出上升10%阈值的时间测得。 t_{DHL} 传播延迟根据输入下降逻辑低电平阈值 V_{ll} 到 V_{ox} 信号的输出下降90%阈值测得。有关传播延迟参数的波形，参见图18。

⁶ t_{PSK} 指器件在建议工作条件范围内的相同工作温度、电源电压和输出负载下工作时测得的 t_{DLH} 和/或 t_{DHL} 的最差情况偏差。有关传播延迟参数的波形，参见图18。

⁷通道间匹配指任意两个通道在输入位于隔离栅同一侧的条件下，其传播延迟之差的绝对值。

ADuM3220/ADuM3221

电气特性—3.3V电源

所有电压均参照其各自的地。除非另有说明， $3.0 \text{ V} \leq V_{\text{DD1}} \leq 3.6 \text{ V}$ ， $4.5 \text{ V} \leq V_{\text{DD2}} \leq 18 \text{ V}$ 。所有最小值/最大值规格适用于 $T_J = -40^\circ\text{C}$ 到 125°C 。所有典型值规格在 $T_J = 25^\circ\text{C}$ ， $V_{\text{DD1}} = 3.3 \text{ V}$ ， $V_{\text{DD2}} = 10 \text{ V}$ 下测得。开关规格的测试条件为CMOS信号电平。

表2

参数	符号	最小值	典型值	最大值	单位	测试条件
直流规格						
两个通道的输入电源电流，静态	$I_{\text{DDI(Q)}}$		0.7	1.0	mA	
两个通道的输出电源电流，静态	$I_{\text{DDO(Q)}}$		4.7	10	mA	
两个通道的总电源电流 ¹						
DC至1 MHz						
V_{DD1} 电源电流	$I_{\text{DD1(Q)}}$		0.8	1.0	mA	DC至1 MHz逻辑信号频率
V_{DD2} 电源电流	$I_{\text{DD2(Q)}}$		11	17	mA	DC至1 MHz逻辑信号频率
输入电流	$I_{\text{IA}}, I_{\text{IB}}$	-10	+0.01	+10	μA	$0 \leq V_{\text{IA}}, V_{\text{IB}} \leq V_{\text{DD1}}$
逻辑高电平输入阈值	V_{IH}	$0.7 \times V_{\text{DD1}}$			V	
逻辑低电平输入阈值	V_{IL}		$0.3 \times V_{\text{DD1}}$		V	
逻辑高电平输出电压	$V_{\text{OAH}}, V_{\text{OAH}}$	$V_{\text{DD2}} - 0.1$	V_{DD2}		V	$I_{\text{ox}} = -20 \text{ mA}, V_{\text{ix}} = V_{\text{lxH}}$
逻辑低电平输出电压	$V_{\text{OAL}}, V_{\text{OBL}}$		0.0	0.15	V	$I_{\text{ox}} = +20 \text{ mA}, V_{\text{ix}} = V_{\text{lxL}}$
欠压闭锁， V_{DD2} 电源						
ADuM3220A/ADuM3221A						
趋正阈值	$V_{\text{DD2UV+}}$		4.1	4.4	V	
趋负阈值	$V_{\text{DD2UV-}}$	3.2	3.7		V	
迟滞	V_{DD2UVH}		0.4		V	
ADuM3220B/ADuM3221B						
趋正阈值	$V_{\text{DD2UV+}}$		7.0	7.5	V	
趋负阈值	$V_{\text{DD2UV-}}$	6.0	6.5		V	
迟滞	V_{DD2UVH}		0.5		V	
输出短路脉冲电流 ²	$I_{\text{OA(SC)}}, I_{\text{OB(SC)}}$	2.0	4.0		A	$V_{\text{DD2}} = 10 \text{ V}$
开关规格						
脉冲宽度 ³		50			ns	$C_L = 2 \text{ nF}, V_{\text{DD2}} = 10 \text{ V}$
数据速率 ⁴			1		MHz	$C_L = 2 \text{ nF}, V_{\text{DD2}} = 10 \text{ V}$
传播延迟 ⁵	$t_{\text{DLH}}, t_{\text{DHL}}$	36	48	62	ns	$C_L = 2 \text{ nF}, V_{\text{DD2}} = 10 \text{ V}$, 见图18
	$t_{\text{DLH}}, t_{\text{DHL}}$	37	53	72	ns	$C_L = 2 \text{ nF}, V_{\text{DD2}} = 4.5 \text{ V}$, 见图18
传播延迟偏斜 ⁶	t_{PSK}		12		ns	$C_L = 2 \text{ nF}, V_{\text{DD2}} = 10 \text{ V}$, 见图18
通道间匹配 ⁷	t_{PSKCD}		1	5	ns	$C_L = 2 \text{ nF}, V_{\text{DD2}} = 10 \text{ V}$, 见图18
	t_{PSKCD}		1	7	ns	$C_L = 2 \text{ nF}, V_{\text{DD2}} = 4.5 \text{ V}$, 见图18
输出上升/下降时间（10%至90%）	$t_{\text{R}}/t_{\text{F}}$	14	20	25	ns	$C_L = 2 \text{ nF}, V_{\text{DD2}} = 4.5 \text{ V}$, 见图18
	$t_{\text{R}}/t_{\text{F}}$	14	22	28	ns	$C_L = 2 \text{ nF}, V_{\text{DD2}} = 10 \text{ V}$, 见图18
每个通道的动态输入电源电流	$I_{\text{DDI(D)}}$		0.025		mA/Mbps	$C_L = 2 \text{ nF}, V_{\text{DD2}} = 4.5 \text{ V}$, 见图18
每个通道的动态输出电源电流	$I_{\text{DDO(D)}}$		1.5		mA/Mbps	$V_{\text{DD2}} = 10 \text{ V}$
刷新速率	f_r		1.1		Mbps	$V_{\text{DD2}} = 10 \text{ V}$

¹ 以相同数据速率工作时，两个通道的电源电流值合并。输出电源电流值是在无输出负载的条件下测得。以给定数据速率工作的各通道所消耗的电源电流可按照功耗部分所述进行计算。关于总 V_{DD1} 和 V_{DD2} 电源电流与数据速率的关系，参见图9和图10。

² 短路持续时间小于1 μs 。平均功率必须符合“绝对最大额定值”下所示的限值。

³ 最小脉冲宽度指保证额定时序参数的最短脉冲宽度。

⁴ 最大数据速率指保证额定时序参数的最快数据速率。

⁵ t_{DLH} 传播延迟根据输入上升逻辑高电平阈值 V_{IH} 到 V_{ox} 信号的输出上升10%阈值的时间测得。 t_{DHL} 传播延迟根据输入下降逻辑低电平阈值 V_{IL} 到 V_{ox} 信号的输出下降90%阈值测得。有关传播延迟参数的波形，参见图18。

⁶ t_{PSK} 指器件在建议工作条件范围内的相同工作温度、电源电压和输出负载下工作时测得的 t_{DLH} 和/或 t_{DHL} 的最差情况偏差。有关传播延迟参数的波形，参见图18。

⁷ 通道间匹配指任意两个通道在输入位于隔离栅同一侧的条件下，其传播延迟之差的绝对值。

封装特性

表3

参数	符号	最小值	典型值	最大值	单位	测试条件
电阻(输入至输出) ¹	R _{I-O}		10 ¹²		Ω	
电容(输入至输出) ¹	C _{I-O}		1.0		pF	f = 1 MHz
输入电容	C _I		4.0		pF	
IC结至外壳热阻, 第1侧	θ _{JCI}		46		°C/W	热电偶位于封装底部正中间
IC结至外壳热阻, 第2侧	θ _{JCO}		41		°C/W	热电偶位于封装底部正中间

¹ 假设器件为双端器件; 引脚1至引脚4短接, 引脚5至引脚8短接。

法规信息

ADuM3220/ADuM3221正在接受表4所列机构的认证。

表4

UL	CSA	VDE
UL 1577器件认可程序认可 ¹	CSA元件验收通知#5A批准	DIN V VDE V 0884-10(VDE V 0884-10)认证: 2006-12 ²
单一/基本2500 V rms隔离电压	基本绝缘符合CSA 60950-1-03和IEC 60950-1标准, 400 V rms(566 V峰值)最大工作电压 功能绝缘符合CSA 60950-1-03和IEC 60950-1标准, 800 V rms(1131 V峰值)最大工作电压	加强绝缘, 560 V峰值
文件E214100	文件205078	文件2471900-4880-0001

¹ 依据UL 1577, 每个ADuM3220/ADuM3221器件都经过1秒钟绝缘测试电压≥3000 V rms 的验证测试(漏电流检测限值为5 μA)。

² 依据DIN V VDE V 0884-10, 每个ADuM3220/ADuM3221器件都经过1秒钟绝缘测试电压≥1050 V峰值的验证测试(局部放电检测限值为5 pC)。器件标识中的星号(*)表示通过DIN V VDE V 0884-10认证。

隔离和安全相关特性

表5

参数	符号	值	单位	条件
额定电介质隔离电压		2500	V rms	持续1分钟
最小外部气隙(间隙)	L(I01)	最小值4.90	mm	测量输入端至输出端, 空气最短距离
最小外部爬电距离	L(I02)	最小值4.01	mm	测量输入端至输出端, 沿壳体最短距离
最小内部间隙		最小值0.017	mm	隔离距离
漏电阻抗(相对漏电指数)	CTI	>175	V	DIN IEC 112/VDE 0303第1部分
隔离组		IIIa		材料组(DIN VDE 0110, 1/89, 表1)

ADuM3220/ADuM3221

DIN V VDE V 0884-10 (VDE V 0884-10) 隔离特性

这些隔离器仅适合安全限制数据范围内的加强隔离。通过保护电路保持安全数据。封装上的星号(*)标志表示通过560 V峰值工作电压的DIN V VDE V 0884-10认证。

表6

描述	条件	符号	特性	单位
DIN VDE 0110装置分类			I至IV	
额定电源电压≤150 V rms			I至III	
额定电源电压≤300 V rms			I至II	
额定电源电压≤400 V rms			40/105/21	
环境分类			2	
污染度(DIN VDE 0110, 表1)		V _{IORM}	560	V peak
最大工作绝缘电压		V _{PR}	1050	V peak
输入至输出测试电压, 方法B1	$V_{IORM} \times 1.875 = V_{PR}$, 100%生产测试, $t_m = 1$ 秒, 局部放电<5 pC	V _{PR}	896	V peak
输入至输出测试电压, 方法A	$V_{IORM} \times 1.6 = V_{PR}$, $t_m = 60$ 秒, 局部放电<5 pC	V _{PR}	672	V peak
跟随环境测试, 子类1	$V_{IORM} \times 1.2 = V_{PR}$, $t_m = 60$ 秒, 局部放电<5 pC	V _{TR}	4000	V peak
跟随输入和/或安全测试, 子类2和子类3	瞬变过压, $t_{TR} = 10$ 秒			
容许的最高过压	出现故障时允许的最大值(见图3)			
安全限值				
壳温		T _S	150	°C
第1侧电流		I _{S1}	160	mA
第2侧电流		I _{S2}	47	mA
在T _S 的绝缘电阻	V _{IO} = 500 V	R _S	>10 ⁹	Ω




图3. 热减额曲线，依据DIN V VDE V 0884-10获得的安全限值与壳温的关系。安全限制电流定义为最大V_{DD}时的平均电流。

建议工作条件

表7

参数	符号	最小值	最大值	单位
工作结温	T _J	-40	+125	°C
电源电压 ¹	V _{DD1}	3.0	5.5	V
	V _{DD2}	4.5	18	V
V _{DD1} 上升时间	T _{VDD1}		1	V/μs
共模瞬变抗扰度, 输入到输出			-25	kV/μs
输入信号上升和下降时间			+25	
			1	ms

¹所有电压均参照其各自的地。有关外部磁场抗扰度的信息，参见直流正确性和磁场抗扰度部分。

绝对最大额定值

除非另有说明，环境温度 = 25°C。

表8

参数	符号	额定值
存储温度	T _{ST}	-55°C 至 +150°C
工作温度	T _J	-40°C 至 +150°C
电源电压范围 ¹	V _{DD1}	-0.5 V 至 +7.0 V
	V _{DD2}	-0.5 V 至 +27 V
输入电压范围 ^{1,2}	V _{IA} , V _{IB}	-0.5 V 至 V _{DD1} + 0.5 V
输出电压范围 ^{1,2}	V _{OA} , V _{OB}	-0.5 V 至 V _{DD2} + 0.5 V
每个引脚的平均输出电流 ³	I _O	-23 mA 至 +23 mA
共模瞬变 ⁴	CM _H , CM _L	-100 kV/μs 至 +100 kV/μs

¹所有电压均参照其各自的地。

²V_{DD1}和V_{DD2}分别指给定通道的输入端和输出端的电源电压。

³不同温度下的最大容许电流参见图3。

⁴指隔离栅上的共模瞬变。超过绝对最大额定值的共模瞬变可能导致闩锁或永久损坏。

注意，超出上述绝对最大额定值可能会导致器件永久性损坏。这只是额定值，不表示在这些条件下或者在任何其它超出本技术规范操作章节中所示规格的条件下，器件能够正常工作。长期在绝对最大额定值条件下工作会影响器件的可靠性。

表9. 最大连续工作电压¹

参数	最大值	单位	约束条件
交流双极性电压 ²	565	V peak	最少50年寿命
交流单极性电压 ³			
功能绝缘	1131	V peak	IEC 60950-1最大认证工作电压
基本绝缘	560	V peak	IEC 60950-1和VDE V 0884-10最大认证工作电压
直流电压 ⁴			
功能绝缘	1131	V peak	IEC 60950-1最大认证工作电压
基本绝缘	560	V peak	IEC 60950-1和VDE V 0884-10最大认证工作电压

¹指隔离栅上的连续电压幅度。详情见隔离寿命部分。

²参见图22。

³参见图23。

⁴参见图24。

ESD警告



ESD(静电放电)敏感器件。

带电器件和电路板可能会在没有察觉的情况下放电。尽管本产品具有专利或专有保护电路，但在遇到高能量ESD时，器件可能会损坏。因此，应当采取适当的ESD防范措施，以避免器件性能下降或功能丧失。

ADuM3220/ADuM3221

引脚配置和功能描述




图4. 引脚配置

表10. 引脚功能描述

引脚编号	引脚名称	描述
1	V _{DD1}	隔离器第1侧的电源电压(3.0 V至5.5 V)。
2	V _{IA}	逻辑输入A。
3	V _{IB}	逻辑输入B。
4	GND ₁	地1。隔离器第1侧的接地基准点。
5	GND ₂	地2。隔离器第2侧的接地基准点。
6	V _{OB}	逻辑输出B。
7	V _{OA}	逻辑输出A。
8	V _{DD2}	隔离器第2侧的电源电压(4.5 V至18 V)。

表11. 真值表ADuM3220(正逻辑)¹

V _{IA} 输入	V _{IB} 输入	V _{DD1} 状态	V _{DD2} 状态	V _{OA} 输出	V _{OB} 输出	注释
L	L	有电	有电	L	L	
L	H	有电	有电	L	H	
H	L	有电	有电	H	L	
H	H	有电	有电	L	L	
X	X	无电	无电	L	L	输出在V _{DD1} 电源恢复后的1 μs内返回到输入状态。
X	X	有电	有电	不确定	不确定	输出在V _{DD2} 电源恢复后的1 μs内返回到输入状态。

¹X = 无关, L = 低电平, H = 高电平。

表12. 真值表ADuM3221(正逻辑)¹

V _{IA} 输入	V _{IB} 输入	V _{DD1} 状态	V _{DD2} 状态	V _{OA} 输出	V _{OB} 输出	注释
L	L	有电	有电	L	L	
L	H	有电	有电	L	H	
H	L	有电	有电	H	L	
H	H	有电	有电	H	H	
X	X	无电	无电	L	L	输出在V _{DD1} 电源恢复后的1 μs内返回到输入状态。
X	X	有电	有电	不确定	不确定	输出在V _{DD2} 电源恢复后的1 μs内返回到输入状态。

¹X = 无关, L = 低电平, H = 高电平。

典型工作特性




图5. 2 nF负载的输出波形(10 V输出电源)



图8. 典型最大负载与开关频率的关系($R_g = 1 \Omega$)

图6. 1 nF负载的输出波形(10 V输出电源)




图9. 典型 I_{DD1} 电源电流与频率的关系

图7. 1 nF负载的输出波形(5 Ή串联电阻和10 V输出电源)

图10. 典型 I_{DD2} 电源电流与频率的关系(2 nF负载)

ADuM3220/ADuM3221




图11. 典型传播延迟与温度的关系




图14. 典型上升/下降时间变化与输出电源电压的关系




图12. 典型传播延迟与输入电源电压的关系， $V_{DD2} = 10$ V




图15. 典型传播延迟通道间匹配与输出电源电压的关系




图13. 典型传播延迟与输出电源电压的关系， $V_{DD1} = 5$ V




图16. 典型传播延迟通道间匹配与温度的关系， $V_{DD2} = 10$ V

应用信息

PCB布局

ADuM3220/ADuM3221数字隔离器不需要外部接口电路作为逻辑接口。输入和输出供电引脚需要电源旁路，如图17所示。使用电容值在0.01 μF 到0.1 μF 之间的小型陶瓷电容，以提供良好的高频旁路。在输出电源引脚V_{DD2}上，建议再增加一个10 μF 电容，以提供驱动ADuM3220/ADuM3221输出端栅极电容所需的电荷。在输出电源引脚上，应避免使用旁路电容过孔，或者应该使用多个过孔来降低旁路电感值。较小的电容两端到输入或输出电源引脚的走线总长不应超过20 mm。




图17. 推荐的PCB布局

传播延迟相关参数

传播延迟是衡量逻辑信号穿过器件所需时间的参数。到逻辑低电平输出的传播延迟可能不同于到逻辑高电平输出的传播延迟。ADuM3220/ADuM3221指定t_{DLH}（见图18）作为上升输入高电平逻辑阈值V_{IL}到输出上升10%阈值之间的时间。同样，下降传播延迟t_{DHL}定义为输入下降逻辑低电平阈值V_{IL}到输出下降90%阈值之间的时间。上升和下降时间取决于负载条件，并且不包含在传播延迟中，这是栅极驱动器的工业标准。




图18. 传播延迟参数

通道间匹配指单个ADuM3220/ADuM3221器件内各通道的传播延迟之间的最大差异。

传播延迟偏斜指在相同条件下工作的多个ADuM3220/ADuM3221器件的传播延迟之间的最大差异。

热限制和开关负载特性

对于隔离式栅极驱动器，在输入和输出电路之间进行必要的隔离可防止在部件下方使用单一散热焊盘。因此主要通过封装引脚来散热。

对于不同输出电压值使用1 Ω 串联栅极电阻能够驱动的最大负载电容，封装散热限制了开关频率与输出负载之间的性能表现，如图8所示。例如，此曲线显示典型的ADuM3220/ADuM3221器件可以驱动120 nC栅极电荷、8 V输出（相当于15 nF负载）、最高频率约300 kHz的大型MOSFET。

输出负载特性

ADuM3220/ADuM3221输出信号取决于输出负载（通常为N通道MOSFET）的特性。驱动器输出对于N通道MOSFET负载的响应可以模拟为开关输出电阻(R_{SW})、印刷电路板走线的电感(L_{TRACE})、串联栅极电阻(R_{GATE})和源电容栅极(C_{GS})，如图19所示。

R_{SW}为内部ADuM3220/ADuM3221驱动器输出的开关电阻，约等于1.5 Ω 。R_{GATE}为MOSFET的固有栅极电阻加任意外部串联电阻。需要4 A栅极驱动器的MOSFET，其典型固有栅极电阻约为1 Ω ，栅极-源极电容C_{GS}介于2 nF到10 nF之间。L_{TRACE}为印刷电路板走线的电感，其典型值为5 nH，或者当采用从ADuM3220/ADuM3221输出端到MOSFET栅极具有短而宽的连接的精心布局，这个值会更小。

以下公式定义了RLC电路的Q因数，表示ADuM3220/ADuM3221输出端如何响应阶跃变化。对于高阻尼输出而言，Q小于1。添加串联栅极电阻会抑制输出响应。

$$Q = \frac{1}{(R_{SW} + R_{GATE})} \times \sqrt{\frac{L_{TRACE}}{C_{GS}}}$$

在图5和图6中，10 V输出的ADuM3220/ADuM3221输出波形显示分别对应2 nF和1 nF的C_{GS}。请注意图6中的输出响铃振荡，C_{GS}为1 nF，计算得出的Q因数为1.5，对于高阻尼应用应小于1。

通过添加串联栅极电阻可以减少输出响铃振荡，从而抑制响应。对于使用1 nF或更小负载的应用，建议添加一个大约5 Ω 的串联栅极电阻。如图7所示，RGATE为5 Ω ，由此计算得出的Q因数约为0.3，同时显示了与图6形成对比的阻尼响应。

ADuM3220/ADuM3221




图19. N通道MOSFET栅极的RLC模型

08994-118

直流正确性和磁场抗扰度

在隔离器输入端的正负逻辑电平转换会使一个很窄的(约1 ns)脉冲通过变压器被送到解码器。解码器是双稳态的，因此可以被这个脉冲置位或复位，表示输入逻辑的转换。当输入端超过1 us没有逻辑转换时，会发送一组用以表示正确输入状态的周期性刷新脉冲，以确保输出的直流正确性。

如果解码器在超过大约3 μ s没有接收到内部脉冲，则输入侧认为没有供电或者无效，在这种情况下，隔离器的输出被看门狗计时电路强制设置为默认低电平状态。此外，当电源电压小于UVLO阈值时，输出端处于低电平默认值状态。

ADuM3220/ADuM3221不受外部磁场的影响。ADuM3220/ADuM3221磁场抗扰度的限制是由变压器接收线圈中的感应电压的状态决定的，电压足够大就会错误地置位或复位解码器。下面的分析说明此情况发生的条件。检测ADuM3220/ADuM3221的3 V工作条件是因为这是最易受干扰的工作模式。变压器输出端的脉冲幅度大于1.0 V。解码器的检测阈值大约是0.5 V，因此感应电压可承受的噪声容限为0.5 V。接收线圈上的感应电压由以下公式计算：

$$V = (-d\beta/dt) \Sigma \pi r n^2, \quad n = 1, 2, \dots, N$$

其中：

β 是磁通密度 (高斯)。

N是接收线圈的匝数。

r_n 是接收线圈第n圈的半径(cm)。

给定ADuM3220/ADuM3221接收线圈几何形状及感应电压，解码器最多能够有0.5 V余量的50%，允许的最大磁场见图20所示计算。




图20. 最大允许外部磁通密度

例如，在1MHz的磁场频率下，最大允许0.2 K高斯的磁场在接收线圈可以感应出0.25 V的电压。这大约是检测阈值的50%并且不会引起输出转换错误。同样，如果这样的情况在发送脉冲时发生(最差的极性)，这会使接收到的脉冲从大于1.0 V下降到0.75 V，仍然高于解码器检测阈值0.5 V。

先前的磁通密度值对应于与ADuM3220/ADuM3221变压器给定距离的额定电流幅度。图21表明这些允许的电流幅度是频率与所选距离的函数。如图所示，ADuM3220/ADuM3221只有在离器件很近的高频大电流下才会受影响。例如：当工作频率为1 MHz时，0.5 kA电流必须放置在距离ADuM3220/ADuM3221 5 mm以外的地方，才不会影响器件的工作。




图21. 不同距离至ADuM3220/ADuM3221下的最大允许电流

功耗

ADuM3220/ADuM3221隔离器给定通道的电源电流是电源电压、通道数据速率和通道输出负载的函数。

对于每个输入通道，电源电流按照如下方法计算：

$$\begin{aligned} I_{DDI} &= I_{DDI(Q)} & f \leq 0.5fr \\ I_{DDI} &= I_{DDI(D)} \times (2f - fr) + I_{DDI(Q)} & f > 0.5fr \end{aligned}$$

对于每个输出通道，电源电流按照如下方法计算：

$$\begin{aligned} I_{DDO} &= I_{DDO(Q)} & f \leq 0.5fr \\ I_{DDO} &= (I_{DDO(D)} + (0.5) \times C_L V_{DDO}) \times (2f - fr) + I_{DDO(Q)} & f > 0.5fr \end{aligned}$$

其中：

$I_{DDI(D)}$ 、 $I_{DDO(D)}$ 是每个通道的输入和输出动态电源电流(mA/Mbps)。

C_L 是输出负载电容(pF)。

V_{DDO} 是输出电源电压(V)。

f是输入逻辑信号频率(MHz, 输入数据速率的一半, NRZ信号)。

fr是输入级刷新速率(Mbps)。

$I_{DDI(Q)}$ 、 $I_{DDO(Q)}$ 是额定输入和输出静态电源电流(mA)。

为了计算总 I_{DD1} 和 I_{DD2} 电源电流，必须计算与 I_{DD1} 和 I_{DD2} 相对应的各输入和输出通道的电源电流并求和。

图9提供了两个输入通道的总输入 I_{DD1} 电源电流与数据速率的函数关系。图10提供了两个2 nF电容负载输出端的总 I_{DD2} 电源电流与数据速率的函数关系。

隔离寿命

所有的隔离结构在长时间的电压作用下，最终会被破坏。隔离衰减率由施加在隔离上的电压波形的参数决定。除了由监管机构进行测试，ADI也进行一系列广泛的评估来确定ADuM3220/ADuM3221内部隔离架构的寿命。

ADI公司使用超过额定连续工作电压的电压执行加速寿命测试。确定多种工作条件下的加速系数，利用这些系数可以计算实际工作电压下的失效时间。

表9中显示的值总结了双极性交流工作条件下50年工

作寿命的峰值电压以及CSA/VDE认可的最大工作电压。许多情况下，认可工作电压高于50年工作寿命电压。某些情况下，在这些高工作电压下工作会导致隔离寿命缩短。

ADuM3220/ADuM3221的隔离寿命由施加在隔离栅上的电压波形决定。*iCoupler*结构的隔离度以不同速率衰减，这由波形是否为双极性交流、单极性交流或直流决定。图22、图23和图24显示这些不同隔离电压的波形。

双极性交流电压环境对于*iCoupler*产品而言是最差的情况，ADI公司推荐的最大工作电压对应的工作寿命为50年。在单极性交流或者直流电压的情况下，隔离应力显然低得多。此工作模式在能够获得50年工作时间的前提下，允许更高的工作电压。任何与图23和图24中不一致的交叉隔离电压波形都应被认为是双极性交流波形，其峰值电压应限制在表9中列出的50年工作寿命电压以下。

请注意，图23所示的正弦电压波形仅作为示例提供，它代表任何在0 V与某一限值之间变化的电压波形。该限值可以为正值或负值，但电压不能穿过0 V。




图22. 双极性交流波形




图23. 单极性交流波形





图24. 直流波形

ADuM3220/ADuM3221

外形尺寸



COMPLIANT TO JEDEC STANDARDS MS-012-AA
CONTROLLING DIMENSIONS ARE IN MILLIMETERS; INCH DIMENSIONS
(IN PARENTHESES) ARE ROUNDED-OFF MILLIMETER EQUIVALENTS FOR
REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN.

012407A

图25. 8引脚标准小型封装[SOIC_N]

窄体(R-8)

图示尺寸单位: mm和(inches)

订购指南

型号1	输入数, V_{DD_1} 侧	最大数据 速率(MHz)	最大传播延迟, 5 V(ns)	最小 V_{DD_2} 工 作电压(V)	输出直通保护 (是/否)	结温范围	封装描述	封装选项
ADuM3220ARZ	2	1	60	4.5	是	-40°C至125°C	8引脚 SOIC_N	R-8
ADuM3220ARZ-RL7	2	1	60	4.5	是	-40°C至125°C	8引脚 SOIC_N	R-8
ADuM3220BRZ	2	1	60	7.6	是	-40°C至125°C	8引脚 SOIC_N	R-8
ADuM3220BRZ-RL7	2	1	60	7.6	是	-40°C至125°C	8引脚 SOIC_N	R-8
ADuM3221ARZ	2	1	60	4.5	否	-40°C至125°C	8引脚 SOIC_N	R-8
ADuM3221ARZ-RL7	2	1	60	4.5	否	-40°C至125°C	8引脚 SOIC_N	R-8
ADuM3221BRZ	2	1	60	7.6	否	-40°C至125°C	8引脚 SOIC_N	R-8
ADuM3221BRZ-RL7	2	1	60	7.6	否	-40°C至125°C	8引脚 SOIC_N	R-8

¹Z = 符合RoHS标准的器件。

注释

注释