技术特性

• 输出频率：<1 MHz至1 GHz
• 启动频率精度：<±100 ppm（由VCXO参考精度决定）
• 零延迟操作输入至输出边沿时序：<±150 ps
• 6路输出：可配置为LVPECL、LVDS、HSTL和LVCMOS
• 6个具有零抖动可调延迟的专用输出分频器
• 可调延迟：63个分辨率步进，步长等于VCO输出分频器的½周期
• 输出间偏斜：<±50 ps
• 针对奇数分频器设置提供占空比校正
• 上电时所有输出自动同步
• 非易失性EEPROM存储配置设置
• 欲了解更多特性，请参考数据手册

技术指标

• Product Description: Low Jitter, Dual loop Clock Generator
• +Supply Voltage (V): 3.3V
• # of Inputs: 2
• # of Outputs: 14
• On-Chip VCO or DCO: Yes
• Max f-out (MHz): 1000MHz
• Output Logic: CMOS,HSTL,LVDS,LVPECL
• Random Jitter (ps-RMS): 0.225ps
• I/O Interface: Serial

功能框图

应用领域

• LTE 和多载波GSM基站
• 无线和宽带基础设施
• 医疗仪器
• 为高速ADC、DAC、DDS、DDC、DUC、MxFE提供时钟
• 低抖动、低相位噪声时钟分配
• SONET、10Ge、10G FC和其它10 Gbps协议的时钟产生和转换
• 前向纠错(G.710)
• 高性能无线收发器