ADF4193 低相位噪声、快速建立PLL频率合成器 _ BDTIC 中国领先电子元器件代理商

ADF4193 低相位噪声、快速建立PLL频率合成器

ADF4193频率合成器可以用来在无线接收机和发射机的上变频和下变频部分实现本振，其结构经过特别设计，符合基站的GSM/EDGE锁定时间要求。它由低噪声数字鉴频鉴相器(PFD)和精密差分电荷泵组成。还有一个差分放大器，用来将电荷泵的差分输出转换为外部电压控制振荡器(VCO)的单端电压。

Σ-Δ型小数插值器与N分频器一起使用，能够实现可编程模数小数N分频。此外，4位参考(R)分频器和片内倍频器允许PFD输入端的参考信号(REFIN)频率为可选值。如果频率合成器与外部环路滤波器和VCO一起使用，则可以实现完整的锁相环(PLL)。开关结构确保PLL能在GSM时隙保护期间内建立，而无需第二PLL及相关的隔离开关。与以前的乒乓式GSM PLL结构相比，这种结构能节省成本，降低复杂度，减小PCB面积，并减少屏蔽和特性测试工作。

产品特点和性能优势

新型快速建立小数N分频PLL结构
单个PLL可取代乒乓式频率合成器
在5 µs内完成整个GSM频段上的跳频，相位建立时间为20 µs
相位误差：0.5°均方根值（2 GHz RF输出）
数字可编程输出相位

RF输入范围最高可达3.5 GHz
三线式串行接口
片内低噪声差分放大器
相位噪声品质因数：–216 dBc/Hz
利用ADIsimPLL可实现环路滤波器设计
通过汽车应用认证

射频和微波

数据手册

文档	备注
ADF4193: Low Phase Noise, Fast Settling PLL Frequency Synthesizer Data Sheet (Rev. G)	PDF 584 kB

应用笔记

文档	备注
AN-0974: Multicarrier TD-SCMA Feasibility	PDF 634 kB
AN-0974: TD-SCMA多载波系统可行性研究 (Rev. 0)	PDF 772 kB
AN-873: ADF4xxx系列PLL频率合成器的锁定检测 (Rev. 0)	PDF 0
AN-873: Lock Detect on the ADF4xxx Family of PLL Synthesizers (Rev. 0)	PDF 207 kB

用户手册

文档	备注
UG-476: PLL Software Installation Guide	PDF 520 kB
UG-476：PLL软件安装指南	PDF 0
UG-536：评估ADF4193和ADF4196频率合成器的锁相环	PDF 0
UG-536: Evaluating the ADF4193 and ADF4196 Frequency Synthesizers for Phase-Locked Loops	PDF 443 kB

订购信息

产品型号	封装	包装数量	温度范围	美金报价 100-499	美金报价 1000+	RoHS
ADF4193BCPZ 量产	32 ld LFCSP (5x5mm) w/3.1mm exposed pad	OTH 490	-40 至 85至	5.51	4.88	Y
ADF4193BCPZ-RL 量产	32 ld LFCSP (5x5mm) w/3.1mm exposed pad	REEL 5000	-40 至 85至	0	0	Y
ADF4193BCPZ-RL7 量产	32 ld LFCSP (5x5mm) w/3.1mm exposed pad	REEL 1500	-40 至 85至	0	4.88	Y
ADF4193WCCPZ-RL7 量产	32 ld LFCSP (5x5mm) w/3.1mm exposed pad	REEL 1500	-40 至 105至	0	7.5	Y

评估板

产品型号	描述	美金报价	RoHS
EV-ADF4193SD1Z	Evaluation board with 1.8 GHz VCO and loop filter components populated	165	Y
EV-ADF4193SD2Z	Evaluation board without VCO or loop filter components	140	Y
EVAL-SDP-CS1Z	SDP-S Controller Board - Interface to EV-ADF4193SD1Z and EV-ADF4193SD2Z (also required)	49	Y